可以编程A,B,C的关系
HDL硬件描述语言
语言——》原理图——》实现
语言-》综合器-》电路
测试文件;使用激励
不可综合语法:不能在电路实现
模块类似函数(自顶向下)
模块;
模块类:{
接口名
参数定义:
输入管脚
输出管脚
信号类型定义
功能描述:
}
线网类型:net type wire
寄存器类型; reg type reg
用于结构化器件之间的物理连线的建模
assign a= A ^B
reg型信号并不一定生成寄存器。针对什么时候使用wire类型,什么时候用reg类型这一
问题,本转总结出一能解决方法:在本模块中使用always设计的信号都定义为reg型,其他信
号都定义为wire型。
assign :类似·1连线
<位宽><基数><数值>
“1”默认32位
图1.3- 37是D触发器的结构图,可以将其视为一一个芯片,该芯片拥有4个管脚,其中3个是输入管脚:时钟clk、复位rst n.信号d:1个是输出管脚: q。
该芯片的功能如下:当给管脚rst n给低电平(复位有效),即赋值为0时,输出管脚q处于低电平状态。如果管脚rst _n 为高电平,则观察管脚clk 的状态,当clk信号由0变1即处于上升沿的时候,将此时d的值赋给q。若d是低电平,则q也是低电平:若d是高电平,则q也是高电平。